プログラマブルSoCにおけるSW/HW協調設計支援フレームワークの開発・およびフレームワークを使用した設計空間探索
[研究背景] 組込みシステムでは,高性能化や複雑化の要求が増大している.プロセッサの動作周波数向上は鈍化しているため,マルチプロセッサを活用した処理並列化による性能向上が進んでいる.しかし,プロセッサのみのシステム構成では発熱量などの理由によって要求される機能を実現することが困難な場合がある. このような課題の解決策のひとつとして,プロセッサに加えてFPGAを組み合わせたヘテロジニアス構成を取るデバイスであるプログラマブルSoC が普及してきている.プログラマブルSoC を用いたシステムでは,負荷や柔軟性の異なる処理が混在している場合に,負荷が大きい処理をFPGA 上のHW で実行し,柔軟性の求められる処理をプロセッサ上のSW で実行することができる.これにより,組込みシステムの高性能化と低消費エネルギー化が実現できる. しかし、プログラマブルSoC において,プロセッサとFPGA のそれぞれの機能と利点を活用するためには,SW とHW の双方に関する深い開発知識が必要となる.また,プロセッサとFPGA を接続する専用バスに関する知識も必要となる.このため,プログラマブルSoC 上でシステムを設計することの難易度が高くなっている.さらに,プログラマブルSoC 上のSW/HW 協調システムについては,選択可能なシステム構成の候補が無数に存在する.システム構成の候補としては,HW 化するタスクの選択,HW 化されるタスクの最適化方式およびSW/HW 間の通信方式の選択などがある.システムが複雑になるに伴い設計空間の候補数は組合せ爆発を起こし,要求を満たすシステム構成の候補を発見することは困難な課題となる. このような背景の中で、プログラマブルSoCにおけるアプリケーション開発をHWに関する知識のないSWエンジニアでも簡単に行うためのフレームワークの開発および、フレームワークを用いた設計空間探索手法の研究を行っています。